7. Uživatelem programovatelná logická zařízení, která mají některou z dále uvedených charakteristik:
Poznámka: 3A001.a.7. zahrnuje:
- Jednoduchá programovatelná logická zařízení (SPLDs)
- Složitá programovatelná logická zařízení (CPLDs)
- Programovatelná hradlová pole (FPGAs)
- Programovatelná logická pole (FPLAs)
- Programovatelné vnitřní spoje (FPICs)
POZN.: Uživatelem programovatelná logická zařízení (Field Programmable Logic Devices) jsou také známa jako uživatelem programovatelná hradla (Field programmable gates) nebo uživatelem programovatelná logická pole (Field programmable logic arrays).

a. Ekvivalentní počet využitelných hradel větší než 30000 (dvouvstupová hradla);

b. Typickou „dobu zpoždění základního hradla“ menší než 0,1 ns; nebo

c. Překlápěcí frekvenci (toggle frequency) přesahující 133 MHz;